Over de vacature
Команда YADRO ищет инженера по верификации цифровых схем для разработки UVM-окружений, тестов и функционального покрытия IP/SoC. Работа предполагает взаимодействие с архитекторами, RTL-инженерами и программистами.
О компании
Компания YADRO.
Должностные обязанности
- Разрабатывать и реализовывать верификационные планы
- Разрабатывать, интегрировать и поддерживать автоматизированные тестовые окружения на UVM для IP/SoC
- Подключать, конфигурировать и использовать готовые VIP для стандартных интерфейсов
- Создавать тестовые сценарии, тесты и системные стимулы для функционального тестирования
- Писать SVA и функциональное покрытие, анализировать результаты
- Интегрировать модульные среды на системный уровень, ставить и поддерживать регрессионное тестирование
- Локализовывать и анализировать ошибки на всех уровнях — от блока до системы — в сотрудничестве с командами разработки
- Взаимодействовать с архитекторами, RTL-инженерами и программистами для обеспечения качества продукта
Что мы ожидаем
Опыт работы от 2 лет в области верификации цифровых схем или разработки RTL, включая академический опыт.
- Хорошее знание Verilog/SystemVerilog и практический опыт построения тестовых окружений
- Опыт работы с RTL-симуляторами VCS, Xcelium, QuestaSim
- Опыт работы в Linux-окружении и с системами контроля версий Git
- Навыки написания и отладки скриптов для автоматизации задач на Python, Perl, Tcl или Shell
- Понимание основ цифровой схемотехники и принципов функциональной верификации
Условия
Формат занятости: удалённая работа, гибридный формат или офис.
Офисы расположены в Москве, Санкт-Петербурге, Нижнем Новгороде, Екатеринбурге и Минске.
Зарплата — от 150 000 до 400 000 gross в зависимости от грейда.
Страны: Россия, Беларусь.
Отклик
Подробнее о вакансии и откликнуться можно по ссылке из исходного поста.
Для связи указан контакт: @recruiter_yadro.